Larrabee: Intels neue GPU

Schnelle Kommunikation: Der Ringbus Um die Cache-Kohärenz, die Kommunikation zwischen den verschiedenen Prozessoren und den Zugriff auf feste Einheiten wie die Textureinheiten zu verwalten, hat Intel einen ziemlich klassischen Ringbus entwickelt. Diese Art von Topologie ist in letzter Zeit in dem Zellenprozessor und in bestimmten AMD-GPUs (X1800, X1900 usw.

Schnelle Kommunikation: Der Ringbus

Um die Cache-Kohärenz, die Kommunikation zwischen den verschiedenen Prozessoren und den Zugriff auf feste Einheiten wie die Textureinheiten zu verwalten, hat Intel einen ziemlich klassischen Ringbus entwickelt. Diese Art von Topologie ist in letzter Zeit in dem Zellenprozessor und in bestimmten AMD-GPUs (X1800, X1900 usw.) ziemlich vertraut geworden, da es das System von Verbindungen stark vereinfacht, wenn die Datenmenge in dem Bus zunimmt.

Intel hat Larrabee zwei 512-Bit-Busse gegeben, einen in jede Richtung, um die Kommunikationslatenz zu begrenzen. Diese Lösung ist jedoch nicht ausreichend, um zu verhindern, dass die Latenz Probleme erreicht, wenn die Anzahl der Prozessoren über einen bestimmten Punkt ansteigt. In Larrabee-Implementierungen mit mehr als 16 Kernen gibt es mehrere kürzere Ringbusse (wahrscheinlich nur für acht Kerne). .

Wir können darauf hinweisen, dass Intels Diagramm von Larrabee nicht genau ist. Um unnötige Komplikationen zu vermeiden, hat Intel die Speichercontroller auf jeder Seite des Chips und alle Textureinheiten auf der linken Seite platziert. In der Praxis werden die Textureinheiten und Speichersteuerungen um die Peripherie des Rings herum verteilt sein, anstatt alle an der gleichen Stelle zu sein. Das ist offensichtlich, um Probleme mit Überlastungen mit einer Konfiguration wie der im Diagramm gezeigten zu vermeiden.

Top